半導體封裝製程高速攝影完整指南：Wire bonding、Die attach、Flip chip、CoWoS 先進封裝製程中，肉眼無法追蹤的物理缺陷，如何用高速攝影機在生產線上即時捕捉與分析。

半導體封裝，為什麼需要高速攝影機？

半導體封裝製程的核心挑戰是：關鍵物理事件發生在 0.1–10 毫秒之間，傳統機器視覺（30–120 fps）完全無法捕捉。

以 Wire bonding 為例，一個完整的焊線周期大約 15–30 毫秒，其中 wire looping 的關鍵段僅 2–5 毫秒——這是 99% 的焊線斷裂、偏移、短路問題的根因所在，也是肉眼和標準攝影機看不到的死角。

Wire Bonding 最常見問題：高速攝影的五大發現

根據東茂服務台灣半導體封裝廠（IC 設計、OSAT）的實際診斷經驗，wire bonding 問題最常來自以下五個根因，全部需要高速攝影才能確認：

推薦機型：半導體封裝製程對照表

台灣半導體封裝業客戶常見問題

Q. 高速攝影機可以和現有 AOI / AXI 系統整合嗎？

可以。東茂提供 External Trigger 整合方案，可由既有 AOI 系統觸發高速攝影機在異常事件時自動錄製，不影響正常產線節奏。AOS 和 DITECT 均支援工業標準 TTL 觸發訊號。

Q. Wire bonding 高速攝影需要特殊光源嗎？

需要。Wire bonding 設備的作業空間狹小，需要配合細束高亮度 LED 光源（同軸或環形）。東茂提供光源配套方案，確保在 2,000–5,000 fps 下有足夠的曝光量而不傷害感光元件。

Q. 可以先租借測試，確認效果後再購買嗎？

可以。東茂提供 1 日起租的短期租借服務，通常 1–2 天可以完成 wire bonding 動態診斷並確認機型是否符合需求。詳見 租借 vs 購買完整指南。

Q. 高速攝影機採購可以申請半導體相關政府補助嗎？

可能適用的補助方案：① 工業局「智慧製造補助」② SBIR Phase 1（若涉及製程創新研究）③ 科技部設備採購補助。東茂可協助準備設備規格文件與推薦用途說明。

本文重點：三個台灣製造業真實案例——PCB 飛料、射出成型卡料、焊接飛濺——詳細說明如何用高速攝影機在 1 天內找到傳統方法 3 個月都找不到的根因。

產線設備故障診斷：傳統方法 vs 高速攝影

台灣製造業每年因為「找不到根因」浪費的生產時間，遠比一台高速攝影機的成本高得多。

問題不在於工程師不努力——而是在於 人眼的極限是每秒 12–24 張影像，遠遠跟不上製造現場發生的物理事件。一個 SMT 零件在 1 毫秒內完成了所有飛料動作，人根本來不及看。

以下是東茂客戶的三個真實案例，展示高速攝影如何把「數週的猜測」壓縮成「1 天的確認」：

案例一：PCB 生產線飛料問題（新竹科學園區某電子廠）

「我們原本以為是錫膏問題換了兩批，後來以為是吸嘴磨損換了一輪，高速攝影 1 天就給了答案——是共振，跟材料完全無關。」

— 某新竹電子廠製程主任

案例二：射出成型機卡料問題（台中塑膠零件廠）

診斷關鍵：頂出銷停頓是液壓油溫在 60°C 以上時才發生（油溫低時正常），這解釋了「偶發性」的謎題——只有機台連續運行 2 小時後油溫升高才出現問題。

案例三：焊接飛濺（Spatter）問題（高雄鋼構廠）

根因：電流設定比最佳值高 18A，在短路週期 3–5ms 的關鍵節點時，熔滴已達 2.3 倍理想直徑才脫落，爆炸式分離產生飛濺。

「原廠工程師說這個設備本來就這樣，飛濺是正常的。高速攝影告訴我們不是——是電流設定錯了。一個下午就解決了困擾我們半年的問題。」

— 高雄鋼構廠焊接主任

哪些產線問題適合用高速攝影診斷？

根據東茂服務客戶的經驗，以下類型的設備故障特別適合高速攝影診斷：

如何準備一次有效的高速攝影診斷？

東茂技術團隊到場前，建議客戶準備以下資料，可大幅提升診斷效率：

1. 問題描述文件：何時發生（時間段）、發生頻率（每 N 次/分鐘/小時）、發生位置（哪個工站）
2. 設備參數記錄：速度、溫度、壓力、電流等可量化的操作參數
3. 已試過的方案：曾換過哪些零件、調整過哪些參數（避免重複）
4. 現場圖片/影片：即使是手機拍的低速影片也有助於定位問題發生位置
5. 可接受的拍攝窗口：最好能安排 2–4 小時的「純診斷時間」，不穿插正常生產

精選問答

本文重點：2026 年台灣市場高速攝影機實際採購價格區間、各等級機型對比，以及「買不如租」的完整成本計算。閱讀完本文，您將能在 10 分鐘內判斷自己的預算是否匹配需求。

高速攝影機價格，從入門到頂級相差多少？

這是我們接到業界詢問最多的問題。答案是：從不到 20 萬到超過 500 萬台幣，相差 25 倍以上。

但「貴不一定好」在這個產業特別明顯——決定你需要花多少錢的，不是品牌知名度，而是三個核心參數：

• 最高 fps（幀率）：需要捕捉的事件速度
• 解析度：需要看清楚多大的細節
• 記憶體容量：需要連續拍攝多長時間

95% 的台灣工業客戶需要的 fps 落在 500–5,000 fps，這個區間的機器選擇最多、性價比最高。以下是完整的 2026 年市場價格圖：

2026 高速攝影機價格總覽表

▲ 以上為未含鏡頭、燈光、軟體的機身價格。實際報價因規格組合、採購量、匯率而異，請洽詢東茂取得精確報價。

各品牌價格定位比較（2026 年台灣市場）

東茂儀器代理 AOS（瑞士）、MEGA SPEED（加拿大）、DITECT（日本）、SSZN（深圳）四大品牌，各有不同的價格定位：

「隱藏成本」：機身以外你還需要花多少？

很多客戶在看到機身報價後，沒有計算到完整的系統成本。以下是一個典型 500 fps 工業系統的完整費用：

買 vs 租：哪種方案最划算？

這個問題的答案取決於使用頻率。我們整理了一個簡單的判斷框架：

➡️ 詳細的租借方案與費用計算，請參考：高速攝影機租借 vs 購買：時間成本完整分析（2026）

二手機市場：能節省多少？風險在哪？

高速攝影機有一個特性：品牌原廠二手流通量極低，因為購買者多為研究機構或大型製造業，設備壽命長（8–12 年），不輕易出清。但仍有幾個管道：

• 原廠認證整修（Refurbished）：最安全，通常比全新低 20–35%，附原廠保固 6–12 個月
• 代理商二手：我們偶有客戶轉換設備時的中古機，可洽詢
• 拍賣網站：風險最高，無法確認鏡頭/感光元件狀況，強烈不建議

如何看待「進口稅 + 運費 + 關稅」的隱性費用？

以進口整機為例，以下費用通常需要納入計算（實際依規格、進口方式、稅號而異）：

透過東茂採購，以上費用全部含在報價內，不需自行負擔進口流程，也省去匯率風險和報關困擾。

預算規劃 FAQ：最常見的 7 個問題

Q1. 預算只有 30 萬，有推薦的機型嗎？

A：30 萬以內建議考慮 SSZN SH3 系列（入門款），或先以租借方式確認需求再決定採購。30 萬範圍內已可以買到 1,000 fps / 1M 像素的工業入門機。

Q2. 高速攝影機可以申請政府補助購買嗎？

A：可以。符合「智慧製造」或「設備採購」類別的計畫可申請 SBIR、CITD、或工業局補助，補助比率通常 30–50%。歡迎來電諮詢可申請方向。

Q3. 500 fps vs 1,000 fps，價格差多少？值得嗎？

A：同廠牌同系列，1,000 fps 版本通常比 500 fps 貴 20–40%。若您的應用需要分析 1 毫秒以內的事件（如彈片飛行、高速衝壓），1,000 fps 必要；若是 5 毫秒以上的運動，500 fps 已足夠。

Q4. 高速攝影機一次買下來，多久才能回本？

A：根據客戶使用頻率統計，每月使用 8 次以上（相當於每週 2 次），通常 18–24 個月可回本。頻率更低的客戶，租借方案的 5 年總成本通常低於購買。

Q5. 除了機身，還需要額外買什麼才能開始使用？

A：最少需要：① 適配鏡頭（需大光圈）② 補光燈源（現有打光可能不夠）③ 筆電或工作站（運行分析軟體）。若是工業環境，還需考慮防振安裝架。

Q6. 台灣有辦法試用高速攝影機再決定買嗎？

A：有。東茂提供 1 日免費 demo（需帶設備至我方彰化辦公室或安排現場），或可以短期租借（1 日起）。超過 200 萬的大型採購，我們可以安排現場演示。

Q7. 高速攝影機保固期多久？過了保固怎麼辦？

A：各品牌標準保固 1–2 年（含零件與人工）。過保固後，東茂提供年度維保合約（機身售價的 8–12%），包含預防性保養、關鍵零件庫存、遠端診斷。設備壽命一般 8–12 年。

精選問答

隨著 AI 運算需求爆炸性成長，NVIDIA H100、H200 GPU 對記憶體頻寬的需求已突破傳統 DDR 架構的物理極限。HBM（High Bandwidth Memory，高頻寬記憶體）作為新世代 AI 加速器的核心元件，其複雜的 3D IC 堆疊封裝製程帶來了前所未有的可靠性挑戰。本文說明如何運用高速攝影機，精確捕捉 HBM 封裝過程中肉眼無法觀察的動態失效現象，協助台灣半導體供應鏈提升良率與製程品質。

HBM 技術世代：從 HBM2E 到 HBM4 的規格演進

HBM 技術自 2015 年 SK Hynix 首款商用產品問世以來，已歷經多個重要世代演進。理解各世代的技術規格，是選擇正確高速攝影解決方案的基礎。

HBM3E 採用 8 層 DRAM 晶片垂直堆疊，透過 TSV（Through-Silicon Via，矽通孔）實現層間電氣連接，加上底部的 Base Die（邏輯層），整體封裝厚度僅約 720 µm。這樣的結構雖然帶來了驚人的 1.2 TB/s 頻寬，卻也使製程可靠性面臨三項關鍵挑戰。

HBM 封裝的 3 大製程痛點

痛點一：熱循環翹曲（Thermal Warpage）

HBM 封裝在熱循環測試（JEDEC JEP106 標準：-55°C 至 +125°C）過程中，不同材料的熱膨脹係數（CTE）差異會引發嚴重的翹曲現象。矽晶片 CTE 約 2.6 ppm/°C，有機基板 CTE 約 17 ppm/°C，兩者相差近 7 倍。

在 1,000 次熱循環後，堆疊結構的翹曲量可達 300–500 µm，這直接影響 CoWoS（Chip-on-Wafer-on-Substrate）封裝後的焊球可靠性。傳統靜態量測無法捕捉翹曲的動態演變過程，工程師僅能在失效後做事後分析，難以找到製程改善的關鍵時間點。

痛點二：TSV 銅柱失效（TSV Copper Protrusion / Void）

TSV 的高深寬比（Aspect Ratio）製程是 HBM 良率的最大瓶頸。目前 HBM3E 的 TSV 深寬比已達 10:1 至 15:1，孔徑僅 3.5–5 µm，深度 50–70 µm。在電鍍銅填充過程中，void 缺陷比例必須控制在 0.1% 以下，否則在後續熱循環過程中會引發銅柱突出（Cu Protrusion）甚至斷裂。

問題的核心在於：TSV 失效往往發生在微秒至毫秒的時間尺度內，傳統 SEM（掃描電子顯微鏡）只能觀察靜態截面，無法看到失效發生的動態過程與觸發機制。

痛點三：混合鍵合（Hybrid Bonding）製程缺陷

SK Hynix HBM4 預計採用 Hybrid Bonding（混合鍵合）技術取代傳統 TCB（熱壓鍵合），實現 Cu-to-Cu 直接接合，進一步縮小間距至 10 µm 以下。然而，Hybrid Bonding 製程對接合面的平整度、壓力均勻性、溫度梯度的要求極為嚴苛。

在 200–400°C 的鍵合過程中，銅的熱擴散行為、接合介面的微觀形變，以及殘留應力的分布，都需要毫秒級的動態觀測才能找到製程參數的最佳化視窗。

高速攝影機解決的 4 個關鍵應用場景

應用場景一：熱循環翹曲時序分析（500–2,000 fps）

配備 Digital Image Correlation（DIC）技術的高速攝影系統，可在熱循環測試過程中以 500–2,000 fps 連續記錄 HBM 封裝的全場形變。相較於傳統 Moiré 干涉法，高速攝影的優勢在於：

• 捕捉翹曲峰值時間點：精確找到最大翹曲發生的溫度區間（通常在降溫段 -20°C 至 -40°C 附近）
• 量化翹曲速率：計算 dZ/dt（翹曲速率），識別高風險的快速形變區間
• 驗證有限元素模型（FEM）：將實測動態數據與模擬結果比對，提升封裝設計可靠性

建議使用幀率：500–2,000 fps，解析度 2 MP 以上，搭配同步熱台控制器，確保攝影與溫控系統的時間同步精度優於 1 ms。

應用場景二：TSV Void 失效動態追蹤（5,000–20,000 fps）

在電子束誘發應力（EBIC）測試或熱衝擊（Thermal Shock）加速測試中，TSV 失效事件往往在微秒至百微秒內完成。東茂儀器代理的 AOS Technologies 及 DITECT 高速攝影機，可在 5,000–20,000 fps 下捕捉：

• Cu Protrusion 萌生至擴展的動態過程
• Void 聚集引發的局部應力集中位置
• 失效傳播路徑（由單點向相鄰 TSV 蔓延的時序）

此類分析通常配合 X 光透視系統（X-ray）做定位，高速攝影機負責捕捉可見失效的動態過程，兩者互補形成完整的失效分析（Failure Analysis）流程。

應用場景三：Hybrid Bonding 壓合動態可視化（1,000–5,000 fps）

在熱壓鍵合（TCB）或 Hybrid Bonding 設備的研發驗證階段，高速攝影可精確記錄鍵合頭的接觸動力學：

• 初始接觸時間：量化鍵合頭從接近到首次接觸的時間，識別衝擊力峰值
• 壓力均勻性映射：透過光彈性薄膜（Photoelastic Film）配合高速攝影，可視化壓力分布
• 銅擴散前沿追蹤：在 300–400°C 鍵合過程中，記錄界面銅原子擴散的光學可見階段

建議幀率範圍：1,000–5,000 fps，若研究快速衝擊效應可提升至 10,000 fps。需特別注意高溫環境下的鏡頭耐熱設計，建議選用具有遠心鏡頭（Telecentric Lens）選配的機型。

應用場景四：Drop Test 衝擊可靠性驗證（10,000–50,000 fps）

JEDEC JESD22-B111 標準規範了 HBM 模組的跌落測試條件（1,500 G / 0.5 ms 半正弦波）。在跌落瞬間，CoWoS 封裝中 HBM 與 GPU Die 之間的微焊點（Micro-bump）可能因慣性力差異而受到剪切應力。

高速攝影在此應用中的價值：

• 確認 PCB 在跌落瞬間的彎曲時序，找出最大應變時間點
• 記錄封裝結構的振動模態與衰減特性
• 對比不同底填膠（Underfill）配方對衝擊響應的改善效果

建議幀率：10,000–50,000 fps，使用 Mega Speed MS40K 或 AOS S-PRI 系列可滿足此需求。

台灣 HBM 供應鏈：從 CoWoS 封裝到 AI 加速器

台灣在全球 HBM 供應鏈中扮演關鍵的封裝整合角色，理解這條供應鏈有助於識別高速攝影的潛在應用點：

台積電 CoWoS（Chip-on-Wafer-on-Substrate）技術是連接 HBM 與 GPU 的關鍵橋樑。在 CoWoS-S 製程中，HBM Stack 與 GPU Die 並排放置於 Si Interposer 上，透過密度極高的 micro-bump 陣列連接。NVIDIA H100 SXM5 每顆 GPU 配備 6 顆 HBM3 模組，共 96 GB HBM3，提供 3.35 TB/s 的總記憶體頻寬。

在這條供應鏈中，每個製程節點都存在高速攝影的應用需求，從上游的 TSV 電鍍品質控制，到中游的 CoWoS 封裝壓合監控，再到下游的可靠性測試驗證，形成了完整的應用生態。東茂儀器的技術團隊熟悉各製程節點的需求差異，可協助客戶快速找到最適合的設備配置。

設備選型建議：幀率 × 應用場景對應表

根據不同的 HBM 封裝應用場景，東茂儀器提供以下設備選型建議：

選型關鍵考量

幀率 vs 解析度的取捨：高速攝影機的感光元件在高幀率下通常需要縮小感光區域（ROI），以降低資料傳輸量。例如 MEGA SPEED MS40K 在全解析度下可達 10,000 fps，但若需要 40,000 fps，解析度將降至 256×256。因此在規劃應用時需先確認感興趣區域（ROI）的最小尺寸，再反推所需的幀率上限。

記錄時間 vs 幀率：TSV 失效通常為單次瞬間事件，需要高幀率但錄影時間可以很短（少於 1 秒）；熱循環翹曲則需要持續記錄數分鐘甚至數十分鐘的緩慢形變過程，此時應優先考量具備 NVMe SSD 連續錄製功能的機型（如 AOS S-PRI 系列）。

照明配置：高速攝影需要充足的光源補償短曝光時間的光量不足。在半導體封裝環境中，建議使用同軸落射照明（Coaxial Epi-illumination）搭配高功率 LED 光源，避免對樣品造成熱影響，同時確保均勻的表面照明條件。

東茂儀器擁有超過 20 年半導體相關量測設備代理經驗，可提供設備試拍評估、應用方案設計、現場安裝調試等完整技術支援。若您正面對 HBM 封裝製程中的任何可靠性或品質挑戰，歡迎聯繫我們的技術團隊進行深入討論。

Chiplet 異質整合製程高速攝影檢測：混合鍵合、RDL 對位與封裝可靠度完整指南

隨著摩爾定律逼近物理極限，半導體業界正迎來一場封裝革命。Chiplet 異質整合（Heterogeneous Integration）打破了「一顆晶片做到底」的傳統思維，改以多個功能晶粒（Die）透過先進封裝技術整合於同一封裝體，在效能、功耗、良率和成本之間找到最優解。然而，這種突破性的架構帶來了全新的製程挑戰，尤其在鍵合對位精度、多晶片翹曲控制與可靠度驗證等環節，都需要毫秒乃至微秒級的動態量測能力。高速攝影機正是填補這一量測空白的關鍵工具。

一、什麼是 Chiplet 異質整合

傳統的 Monolithic（單晶片）架構將所有功能——CPU 核心、記憶體控制器、I/O 電路——整合在同一片矽晶圓上，製程節點愈先進、晶片面積愈大，良率指數級下降的問題便愈顯著。舉例來說，一顆 800 mm² 大晶片在先進製程下的良率可能僅剩 40%，而拆分成四顆 200 mm² 的 Chiplet 後，總良率可提升至 80% 以上。

Chiplet 異質整合的核心概念是：讓最適合的製程節點製造最適合的功能晶粒，再透過高密度互連封裝技術將其合為一體。以 AMD Zen 系列處理器為例，CPU 核心採用最先進的 5nm 製程，而 I/O 晶粒則維持在 12nm 以降低成本；兩者透過矽中介層（Silicon Interposer）整合，效能不打折扣，晶片成本卻大幅降低。

三大主流 Chiplet 封裝技術比較

台積電 SoIC 於 2021 年首次實現量產，被應用於 Apple M1 Ultra——這顆晶片實際上是兩顆 M1 Max 晶粒透過 SoIC Chip-on-Wafer（CoW）技術緊密結合，Die-to-Die 頻寬高達 2.5 TB/s，卻無需任何外部互連。Intel EMIB 則以嵌入式矽橋的方式提供局部高密度互連，實測 Die-to-Die 頻寬可達 35 Tbps/mm²，適合異質晶粒的靈活配置。

二、Chiplet 封裝的三大製程挑戰

Chiplet 異質整合在帶來架構優勢的同時，也衍生出三個傳統封裝從未遭遇的嚴峻挑戰，每一項都直接影響晶片的電性性能與可靠度。

挑戰一：Hybrid Bonding 鍵合面積 ＜1 μm pitch

混合鍵合（Hybrid Bonding）是 Chiplet 封裝密度突破的核心技術。傳統焊錫凸塊（Solder Bump）的 pitch 約為 100–150 μm，而 Hybrid Bonding 直接以銅對銅（Cu-Cu）直接接合方式，將 pitch 縮小至 <1 μm，互連密度提升了 10,000 倍以上。這種接合方式不需要焊錫中介層，電阻更低、熱阻更小，但也帶來了嚴苛的製程要求：

• 接合面粗糙度需控制在 0.5 nm Ra 以下，否則 Cu-Cu 接合面將出現空洞（Void）。
• 溫度梯度在熱壓合（Thermal Compression Bonding）過程中，銅焊墊的熱膨脹係數差異（ΔCTE）會在接合介面產生瞬間剪切力，可能導致脫層（Delamination）。
• 鍵合壓力動態曲線直接決定接合品質，過高的壓力速率會造成晶粒碎裂，壓力不足則產生接合失效。

傳統靜態量測方法（如 SEM、TEM）只能在接合後進行截面分析，無法記錄接合過程中的動態應力演變。高速攝影機可在 2,000–10,000 fps 下捕捉熱壓合的完整時序，配合 Digital Image Correlation（DIC）技術，可即時量測接合面的位移場與應變場，為製程工程師提供無損的全場動態數據。

挑戰二：RDL 重佈線層對位精度 ±1–2 μm

重佈線層（Redistribution Layer，RDL）是 Fan-Out 封裝（FOWLP）和 2.5D/3D 封裝的核心介電互連結構，負責將晶粒 I/O 重新路由並擴展至封裝層級的焊點。在先進封裝中，RDL 層數可高達 5–8 層，每層的對位精度要求 ±1–2 μm，遠超傳統 PCB 製程的 ±25 μm 能力。

RDL 對位失效的主要來源包括：

• 模封翹曲（Mold Warpage）：EMC（Epoxy Molding Compound）固化收縮時，不同材料 CTE 差異導致整體翹曲，下層 RDL 的基準點偏移。
• 熱循環誘發位移：在 Reflow 升溫過程中，基板與 RDL 的熱膨脹差異導致瞬間對位偏差，超過解析度限制後無法修復。
• 薄膜殘留應力：介電層（PI 或 PBO）沉積後的殘留應力在後續製程中持續釋放，造成累積偏移。

挑戰三：多晶片翹曲疊加效應

單顆晶片的翹曲量通常可被設備夾具補償，但 Chiplet 封裝中多個晶粒的翹曲方向和幅度各異，在疊加效應下，整體封裝體的翹曲量可能超過 200 μm，遠超傳統 SMT 組裝的容許範圍（<100 μm）。更關鍵的是，翹曲是一個溫度依賴的動態過程——在 260°C 無鉛回流焊的升溫、峰溫和冷卻三個階段，翹曲形貌持續變化，最大翹曲量往往發生在製程進行中而非最終狀態。

三、高速攝影機的四大應用場景

針對上述三大製程挑戰，高速攝影機提供了四個具體的應用場景，可在不破壞樣品的前提下獲取毫秒至微秒尺度的動態資訊。

場景一：Hybrid Bonding 鍵合壓力動態量測（2,000–10,000 fps）

在熱壓合設備（TCB Bonder）中，高速攝影機可架設於壓頭側面，以 2,000–10,000 fps 記錄壓頭接觸晶粒表面的完整過程。結合機台的壓力感測器時序訊號，可建立「壓力-時間-形變」三維動態關係圖，識別以下關鍵事件：

• 壓頭首次接觸晶粒表面的精確時刻（接觸判定誤差 <0.5 ms）
• 晶粒側面 Cu 焊墊開始塑性變形的起始壓力（典型值 50–80 MPa）
• 異常高壓事件（可能導致晶粒碎裂的衝擊波傳遞過程）
• 脫離時的「彈回（Springback）」量——影響接合高度一致性的關鍵指標

搭配 AOS Technologies 的高速攝影系統（典型機種：AOS Q-PRI，最高 10,000 fps @ Full HD），可在不改變製程條件的前提下完成全場量測，量測結果直接回饋至 TCB 設備的製程配方調整。

場景二：RDL 對位失效追蹤（5,000 fps）

在 Fan-Out Wafer 或 Panel Level Packaging 的 RDL 光微影製程中，高速攝影機可監控以下兩個關鍵動態：

曝光對位補償驗證：步進曝光機（Stepper）在每次曝光前執行對位，但對位後到曝光前的短暫時間內，若有振動或熱漂移，對位品質將下降。以 5,000 fps 拍攝對位標記在曝光前的動態漂移，可量化「對位-曝光延遲時間」內的位移量。

Reflow 過程中的 RDL 動態偏移：在 Bump Reflow 升溫至 260°C 的過程中，以紅外光照明搭配高速攝影，記錄 RDL 基板上 Fiducial Mark 的動態位移，可建立翹曲-溫度-時間三維對應關係，為封裝設計的 CTE 補償計算提供實測基礎。典型需求：500–5,000 fps，空間解析度 1 μm/pixel。

場景三：熱壓合翹曲時序量測（500–2,000 fps）

封裝翹曲量測是先進封裝製程 SPC（Statistical Process Control）的核心指標之一。傳統 Moire 干涉或 Shadow Moiré 只能做靜態全場量測，無法捕捉翹曲的動態演化過程。

高速攝影機搭配結構光投影（Structured Light Projection），可在以下製程節點實現動態翹曲 3D 重建：

• 模封固化（175°C → 室溫，降溫速率 2–5°C/s）：以 500–2,000 fps 拍攝封裝體全程翹曲演化，識別翹曲量最大的臨界溫度點（典型為 120–140°C）。
• PCB 板級 SMT Reflow：捕捉 BGA 封裝在 Reflow 爐內的即時翹曲，確保在焊錫固化瞬間（liquidus → solidus）翹曲量不超過焊球高度的 20%，避免 Head-in-Pillow（HiP）缺陷。
• 可靠度加速老化（JEDEC JESD22-A104 Thermal Cycling）：記錄每個冷熱循環中翹曲量的衰退趨勢，比靜態量測早 30–50 個循環預測失效。

場景四：跌落可靠度測試（高速衝擊記錄）

JEDEC JESD22-B111 規範要求消費性電子封裝通過 1.5 m 高度跌落、1,500 G 衝擊加速度的可靠度驗證。在跌落測試過程中，以 10,000–100,000 fps 拍攝封裝體在衝擊瞬間的應力波傳遞，可精確識別：

• 焊點開裂的起始位置（通常為封裝角落的 Daisy Chain 焊點）
• 開裂起始時刻（衝擊後 0.1–2 ms 內）
• 裂紋擴展速度（典型 50–500 m/s）
• 在多顆 Chiplet 整合封裝中，各晶粒間的相對位移（Die-to-Die Relative Displacement，影響鍵合介面可靠度）

此場景中，DITECT HAS 系列（最高 1,000,000 fps）或 Mega Speed MS90K（最高 90,000 fps）均能滿足需求，配合 DIC 軟體可直接輸出應變場，比傳統應變計分析效率提升 10 倍以上。

四、台灣 Chiplet 封裝供應鏈生態系

台灣是全球 Chiplet 異質整合技術的核心供應鏈樞紐，從晶圓代工、先進封裝到基板製造，形成完整的垂直整合生態。

台積電（TSMC）— SoIC 技術領導者

台積電的 SoIC（System on Integrated Chips）技術分為兩種實作方式：

• SoIC-X（Chip on Wafer，CoW）：晶粒直接與晶圓鍵合，適用於 <1 μm pitch 的 Hybrid Bonding，是目前密度最高的整合方案。2021 年在 Apple M1 Ultra 首次量產驗證。
• SoIC-P（Chip on Wafer on Substrate，CoWoS）：搭配 CoWoS 矽中介層，提供 2.5D 整合方案，廣泛應用於 HBM 記憶體與 GPU 整合（如 NVIDIA H100、A100）。

台積電 2025 年 SoIC 產能已超過月產 50,000 片，預計 2026 年隨 N2 製程放量，SoIC Hybrid Bonding 良率目標提升至 99.5% 以上。

日月光（ASE）— FOCoS 與 SiP 量產主力

日月光的 FOCoS（Fan-Out Chip on Substrate）是 Chiplet 整合封裝的主流方案之一，已實現 8 層 RDL 的量產能力，RDL 對位精度達 ±1.5 μm。在 HPC（High Performance Computing）市場，日月光 FOCoS 已成為多家國際 IC 設計公司的首選封裝方案，2025 年 FOCoS 相關訂單年增幅超過 80%。

力成科技（PTI）— 3D 封裝與 SiP 整合

力成科技在高頻寬記憶體（HBM）的 3D Die Stacking 封裝具備完整能力，其 Fine Pitch Through Silicon Via（TSV）製程的對位精度達 ±1 μm，是 HBM3E 堆疊的關鍵量測指標。力成核心廠房位於新竹湖口工業區（聯繫：03-598-0300），是東部封測廠中 TSV 製程良率最高的業者之一。

南茂科技、矽品精密（SPIL）

南茂專注於 Fan-Out Panel Level Packaging（FOPLP），以大面板取代圓形晶圓來提升材料利用率，對 RDL 對位與翹曲控制的需求尤為嚴苛。矽品精密則以 Flip-Chip 和 3D IC 整合服務為主，在 JEDEC 可靠度測試標準執行上具有豐富量產驗證經驗。

五、高速攝影機設備選型指南

根據 Chiplet 封裝各應用場景的需求，以下提供東茂儀器代理品牌的設備對應選型建議。選型的核心考量為：幀率（fps）、空間解析度（pixel/mm）、同步觸發能力（External Trigger）以及搭配的影像分析軟體。

場景與設備對照表

購買決策關鍵指標

在選型時，除了幀率與解析度，以下三項指標往往決定投資報酬率：

1. 觸發同步精度：與 TCB Bonder 或 Reflow 爐的外部訊號同步，要求觸發延遲 <1 μs，確保捕捉到製程關鍵時刻。
2. 內建 Ring Buffer（機上 DRAM）：Chiplet 製程時間較長（熱壓合完整週期 10–30 分鐘），需要大容量機上緩存（建議 ≥100 GB），以確保關鍵事件發生後才觸發儲存，避免大量無效影像佔用儲存空間。
3. 影像分析軟體整合：建議選擇支援 DIC（Digital Image Correlation）和 PIV（Particle Image Velocimetry）演算法的機種，可直接輸出位移場、應變場與速度場，大幅縮短資料分析時間。AOS 的 Imaging Studio 軟體在業界具有高度整合性，支援 TCP/IP 遠端控制與批次分析。

結語

Chiplet 異質整合正在重新定義半導體封裝的技術邊界。從台積電 SoIC 的 <1 μm Hybrid Bonding，到日月光 FOCoS 的 8 層 RDL 精密對位，每一個製程節點都需要比過去更精確、更即時的動態量測能力。高速攝影機不僅是記錄工具，更是製程優化、失效分析與可靠度驗證的核心量測平台。

東茂儀器科技代理 AOS、DITECT、Mega Speed 與 SSZN 四大品牌高速攝影機，提供從 500 fps 至 1,000,000 fps 的完整產品矩陣，涵蓋 Chiplet 封裝製程的所有動態量測需求。我們的應用工程師具備半導體封裝製程背景，可協助客戶規劃最適合的量測方案，並提供到廠免費試拍服務。